摘要： 這些(xie)數字表(biao)明，我們(men)正在為越來越復(fu)雜的芯(xin)片付出(chu)得越來越多。但是(shi)從1990年代到2000年代的經驗(yan)好(hao)(hao)像并不是(shi)這樣：每一代電腦(nao)手機價(jia)格漲得并不多，但是(shi)性能總是(shi)有(you)大幅增長，甚至性價(jia)比都是(shi)在提高(gao)的，更好(hao)(hao)的電子(zi)產(chan)品甚至越來越便宜。為什么(me)現在我們(men)的感覺變化了(le)？

近(jin)年來，隨著大(da)規(gui)模集成電路制造工藝發展速度減緩，相(xiang)對(dui)于線性提升的芯(xin)片規(gui)模，芯(xin)片的制造成本呈(cheng)現(xian)指數級上(shang)升，下(xia)圖可以很(hen)清晰地看到兩種趨勢變化(hua)。

圖1 芯片晶體管規模與制造成本提升趨勢
（數據來源：美國DARPA）

這些數字表明(ming)，我們(men)正在(zai)為越來(lai)越復雜(za)的(de)芯片付出得越來(lai)越多。但是(shi)從1990年代(dai)到2000年代(dai)的(de)經驗好(hao)像并(bing)不(bu)是(shi)這樣：每一代(dai)電腦手機(ji)價格漲(zhang)得并(bing)不(bu)多，但是(shi)性(xing)能總是(shi)有大(da)幅增(zeng)長(chang)，甚(shen)至(zhi)性(xing)價比都(dou)是(shi)在(zai)提高(gao)的(de)，更好(hao)的(de)電子產品甚(shen)至(zhi)越來(lai)越便宜。為什么現在(zai)我們(men)的(de)感覺變化了？

這(zhe)里有兩方面的(de)(de)原因(yin)：第一(yi)，過去很長時間里消(xiao)費電子(zi)的(de)(de)用戶(hu)數量在(zai)指數級增(zeng)長，這(zhe)樣的(de)(de)增(zeng)長攤薄(bo)了指數級增(zeng)長的(de)(de)成(cheng)本(ben)；第二個原因(yin)就(jiu)(jiu)是(shi)摩爾(er)(er)定律(lv)，隨著工藝改(gai)進，芯片上的(de)(de)晶(jing)體管數量每隔一(yi)段時間就(jiu)(jiu)會“無(wu)成(cheng)本(ben)”翻倍，從而帶來性能的(de)(de)飛(fei)速(su)增(zeng)長，所以我們(men)感覺芯片的(de)(de)性價(jia)比總是(shi)在(zai)提高。摩爾(er)(er)定律(lv)會永(yong)遠持續嗎？最近這(zhe)10年(nian)里，我們(men)反復聽到這(zhe)個說法：摩爾(er)(er)定律(lv)已經(jing)結(jie)束(shu)。

關于摩爾定律的發展歷史，從下(xia)圖可以看得(de)比較(jiao)清楚(chu)，縱坐(zuo)標是處理器性能，橫坐(zuo)標是不同(tong)的工藝和架構發展階(jie)段。

從70年(nian)(nian)代中期開始，基(ji)于CISC復雜指(zhi)(zhi)令(ling)集的(de)處(chu)理器，經歷了(le)10年(nian)(nian)的(de)快速發(fa)(fa)展(zhan)，每3.5年(nian)(nian)性能就翻一(yi)倍。然后精簡指(zhi)(zhi)令(ling)集RISC由(you)于它流水線(xian)比較好設計，容易利用工藝(yi)的(de)發(fa)(fa)展(zhan)，所以(yi)能繼續推動性能的(de)快速發(fa)(fa)展(zhan)，差不(bu)多(duo)1年(nian)(nian)半(ban)就提(ti)高一(yi)倍，當(dang)然這個時(shi)期也出(chu)現(xian)了(le)制造(zao)工藝(yi)大發(fa)(fa)展(zhan)，所以(yi)芯(xin)片(pian)性能提(ti)高比較快。

到(dao)2005年左右有一(yi)(yi)個(ge)重要(yao)的(de)(de)規律Dennard Scaling，或者叫MOSFETscaling差不(bu)多(duo)發(fa)展到(dao)頭(tou)了(le)，它的(de)(de)含義就(jiu)是(shi)(shi)說(shuo)工藝發(fa)展了(le)，晶體管變(bian)小驅動(dong)電壓(ya)就(jiu)會(hui)變(bian)小，會(hui)自然帶來(lai)芯片功耗的(de)(de)降低，所(suo)以(yi)你只(zhi)管增(zeng)加(jia)芯片復(fu)雜度，下一(yi)(yi)代工藝出(chu)來(lai)了(le)自然會(hui)幫你把功耗壓(ya)住。但是(shi)(shi)到(dao)這(zhe)個(ge)階段(duan)不(bu)行了(le)，漏電壓(ya)不(bu)住了(le)，單位功耗無法再降，那(nei)么(me)單核(he)(he)頻率就(jiu)沒辦(ban)法再提高(gao)了(le)，那(nei)怎么(me)辦(ban)呢？我們都知道答(da)案(an)，就(jiu)是(shi)(shi)轉向多(duo)核(he)(he)處理器，多(duo)核(he)(he)又帶來(lai)一(yi)(yi)個(ge)高(gao)速發(fa)展期，還是(shi)(shi)三五(wu)年就(jiu)能提高(gao)一(yi)(yi)倍的(de)(de)性能。

但是，多核也存在(zai)一(yi)(yi)些(xie)(xie)問(wen)題，無論是手機上(shang)還是高(gao)(gao)性(xing)能計(ji)算(suan)(suan)上(shang)，都不是有(you)多少核就(jiu)(jiu)總(zong)是能用(yong)(yong)多少核的(de)，Amdahl定律就(jiu)(jiu)是描述這個(ge)規律，即算(suan)(suan)法里(li)面的(de)串行(xing)部分總(zong)會(hui)卡住(zhu)最高(gao)(gao)的(de)性(xing)能。同時，并(bing)(bing)行(xing)化也有(you)額外(wai)開(kai)銷(xiao)，即使像圖像深(shen)度學習這么極端(duan)的(de)并(bing)(bing)行(xing)數據算(suan)(suan)法，也存在(zai)一(yi)(yi)些(xie)(xie)偏向串行(xing)化或者全局(ju)的(de)算(suan)(suan)子(zi)會(hui)變成性(xing)能瓶(ping)頸。所以我們看到過(guo)去10年里(li)面，處理器的(de)實際應用(yong)(yong)性(xing)能提高(gao)(gao)遠沒有(you)前30年那么快了。

總結來說(shuo)，過(guo)去(qu)的(de)四十年里面(mian)(mian)(mian)，不斷發(fa)展的(de)工(gong)藝和架構(gou)設(she)計共同推動著摩(mo)爾定律持續前進(jin)，即使是(shi)(shi)今天也還有3nm、2nm、1nm先進(jin)工(gong)藝在地平線上遙遙可及。但是(shi)(shi)現實(shi)趨勢(shi)來看，更(geng)高工(gong)藝、更(geng)多(duo)核、更(geng)大的(de)芯片面(mian)(mian)(mian)積已經(jing)不能帶(dai)來過(guo)去(qu)那種成本、性(xing)能、功耗的(de)全面(mian)(mian)(mian)優勢(shi)，摩(mo)爾定律確實(shi)是(shi)(shi)在進(jin)入(ru)一個發(fa)展平臺期，也意味著我們進(jin)入(ru)了“后摩(mo)爾時(shi)代”。

如今，摩爾定律(lv)已經(jing)到(dao)了一(yi)個部分失(shi)效(xiao)的階段，即晶(jing)體管密(mi)度雖然還在繼續增加(jia)，但功耗密(mi)度和性(xing)能密(mi)度已經(jing)很(hen)難進(jin)一(yi)步提高，也(ye)就是沒有(you)那種隨著工藝改進(jin)自(zi)動發生的進(jin)步了。后(hou)摩爾時代(dai)，我(wo)們(men)也(ye)觀察到(dao)幾個趨勢正(zheng)在給(gei)驗(yan)證EDA帶來更高的要求：

01 新(xin)興應用(yong)領域飛速發展，需求急劇分化

02 從(cong)更多維度構(gou)造自(zi)主芯片(pian)，滿足應用領域需求

03 壓(ya)力巨大的應用創新周(zhou)期

新興應用領域飛速(su)發(fa)展，需(xu)求急(ji)劇(ju)分化(hua)

過去(qu)幾十年里(li)，通用電子設備如(ru)個(ge)人(ren)電腦、手機、汽車、云(yun)計算等(deng)新興應用領域正快(kuai)速推動(dong)著(zhu)芯片(pian)(pian)和(he)EDA產業的(de)發展(zhan)。曾經圍繞這些設備里(li)芯片(pian)(pian)的(de)一(yi)個(ge)關(guan)鍵詞是(shi)“快(kuai)”，更快(kuai)的(de)芯片(pian)(pian)就是(shi)更好(hao)的(de)芯片(pian)(pian)，因為功耗、成本和(he)物(wu)理限制都不(bu)是(shi)問題，那(nei)是(shi)一(yi)個(ge)美好(hao)的(de)年代。

但是(shi)(shi)，后摩爾時代沒有那么容易(yi)設(she)計出“更快(kuai)”的(de)(de)芯片了，或(huo)者(zhe)說更快(kuai)的(de)(de)芯片一(yi)(yi)定更貴了，是(shi)(shi)不(bu)是(shi)(shi)芯片不(bu)會(hui)再變化(hua)了呢？答案是(shi)(shi)否(fou)定的(de)(de)，未來(lai)芯片的(de)(de)變化(hua)反而會(hui)更大(da)，不(bu)同的(de)(de)指令集、內(nei)存類型、內(nei)存大(da)小(xiao)、外部接(jie)口、專用指令或(huo)加(jia)速器、軟(ruan)硬(ying)件分(fen)工模(mo)式、封裝模(mo)式等(deng)等(deng)，都沒有絕(jue)對(dui)的(de)(de)好壞(huai)，甚至一(yi)(yi)味(wei)追求更高工藝都不(bu)一(yi)(yi)定正(zheng)確了，因為單顆(ke)芯片繼續簡單增加(jia)功能或(huo)者(zhe)提(ti)高工藝，必(bi)然帶來(lai)成本的(de)(de)增加(jia)，對(dui)用戶(hu)不(bu)一(yi)(yi)定是(shi)(shi)好事(shi)。

這種(zhong)情況(kuang)下(xia)，設計(ji)就(jiu)不(bu)一定是做加法了，很多(duo)時候我(wo)們(men)可(ke)能還要(yao)做減(jian)法。任何改變(bian)都是取舍權衡，那(nei)么(me)權衡由(you)(you)什(shen)么(me)來決(jue)定呢(ni)？由(you)(you)應用(yong)系統(tong)的(de)需求決(jue)定。未來，如何發(fa)揮一顆芯片的(de)設計(ji)，也需要(yao)應用(yong)系統(tong)和軟件做相應的(de)變(bian)化(hua)。過去那(nei)種(zhong)軟件不(bu)需要(yao)太多(duo)變(bian)化(hua)，隔幾年用(yong)同(tong)樣的(de)錢換(huan)新一代的(de)芯片就(jiu)能看到系統(tong)性能提升，這樣的(de)經驗已經不(bu)再適用(yong)了。

所以(yi)，后(hou)摩(mo)爾時(shi)代的(de)(de)芯(xin)(xin)(xin)片創新(xin)空間是變(bian)(bian)大(da)了(le)，而不(bu)是變(bian)(bian)小了(le)。但(dan)是設(she)計(ji)的(de)(de)約束(shu)和(he)目的(de)(de)變(bian)(bian)了(le)，從設(she)計(ji)更(geng)(geng)快(kuai)的(de)(de)芯(xin)(xin)(xin)片轉變(bian)(bian)為設(she)計(ji)更(geng)(geng)符(fu)合系(xi)統(tong)應用(yong)(yong)創新(xin)需求的(de)(de)芯(xin)(xin)(xin)片。我(wo)們(men)也確實看到了(le)業界在發(fa)生這樣的(de)(de)變(bian)(bian)化：蘋果(guo)、特斯拉、華為、谷歌、阿里巴巴等(deng)(deng)手機(ji)、汽(qi)車(che)、服(fu)務器、AI、云服(fu)務等(deng)(deng)高科(ke)技(ji)(ji)系(xi)統(tong)公司，都在從“采購和(he)使用(yong)(yong)通用(yong)(yong)芯(xin)(xin)(xin)片”，轉向“定制自己的(de)(de)芯(xin)(xin)(xin)片”，在內部不(bu)斷(duan)加強芯(xin)(xin)(xin)片團隊(dui)方面的(de)(de)投(tou)資(zi)，通過SoC芯(xin)(xin)(xin)片和(he)ASIC芯(xin)(xin)(xin)片的(de)(de)創新(xin)來(lai)實現系(xi)統(tong)創新(xin)。同時(shi)，新(xin)興(xing)高科(ke)技(ji)(ji)的(de)(de)發(fa)展(zhan)也反過來(lai)促進芯(xin)(xin)(xin)片設(she)計(ji)和(he)EDA的(de)(de)發(fa)展(zhan)，比如人(ren)工智(zhi)能、機(ji)器學習、云計(ji)算等(deng)(deng)技(ji)(ji)術(shu)對芯(xin)(xin)(xin)片設(she)計(ji)和(he) EDA工具(ju)本(ben)身的(de)(de)影響也越來(lai)越大(da)。

對于國(guo)內(nei)公司來說，在高(gao)工藝(yi)發展(zhan)受限的大(da)背景下，就更沒有(you)(you)必(bi)要完全把注意力放在先進工藝(yi)上，應該看(kan)到(dao)即使是在14nm、16nm、28nm甚至更低工藝(yi)上，國(guo)內(nei)很多芯(xin)片產品(pin)整(zheng)體來看(kan)還是跟國(guo)際巨頭(tou)有(you)(you)差(cha)(cha)距(ju)，這種差(cha)(cha)距(ju)恰恰是架構、軟件、編譯器以及應用(yong)需求匹(pi)配等因素造成的。后摩(mo)爾時代的芯(xin)片創(chuang)新，會有(you)(you)更多不(bu)同的維(wei)度(du)。

后(hou)摩爾時(shi)代的第二個趨勢是，芯(xin)片設(she)計(ji)約束(shu)(shu)變得更(geng)多維(wei)。過去在工(gong)藝(yi)發(fa)展(zhan)驅(qu)動下，一(yi)般(ban)都以圍繞著(zhu)工(gong)藝(yi)的PPA（性(xing)能、功耗、面積）指標(biao)作(zuo)為核(he)心維(wei)度(du)實(shi)現芯(xin)片設(she)計(ji)，其中(zhong)面積也約等(deng)于芯(xin)片成(cheng)本。但是發(fa)展(zhan)到后(hou)摩爾時(shi)代，PPA三者之間的矛盾(dun)互斥(chi)已經大到很難平衡，而成(cheng)本也不再簡單取決于芯(xin)片面積，因此我們可以觀(guan)察到芯(xin)片設(she)計(ji)的約束(shu)(shu)維(wei)度(du)已經開始發(fa)生明顯的變化，其中(zhong)包括：

軟 件(jian)

越來越定制化(hua)的芯片(pian)(pian)，必然也越來越依賴(lai)針對(dui)性的軟(ruan)件(jian)去利(li)用(yong)這些創新的芯片(pian)(pian)功能(neng)。蘋果(guo)(guo)手(shou)機在自主設計(ji)芯片(pian)(pian)之前，曾經長期CPU工藝落后于高通(tong)，但(dan)是基于iOS軟(ruan)件(jian)系統的蘋果(guo)(guo)手(shou)機流暢程度、用(yong)戶體驗都優于大部分競爭對(dui)手(shou)。這個例子充(chong)分說(shuo)明了系統級(ji)軟(ruan)硬件(jian)集成優化(hua)的重要性，而單個芯片(pian)(pian)的PPA指標并不必然能(neng)給整(zheng)個應用(yong)系統帶來提升。

而(er)軟(ruan)件(jian)的優化(hua)，不(bu)能(neng)等到芯(xin)片開發(fa)生產完成再做(zuo)，必需(xu)要(yao)從(cong)項目(mu)規(gui)劃階(jie)段(duan)就能(neng)根據應用需(xu)求做(zuo)好軟(ruan)硬件(jian)劃分，并把“特(te)定軟(ruan)件(jian)”和(he)“特(te)定芯(xin)片”結合到一(yi)起(qi)，去實(shi)際評(ping)估最終能(neng)否(fou)達到性能(neng)需(xu)求。這(zhe)樣(yang)就出現了(le)“先有雞還(huan)是先有蛋(dan)”的問題，因此新(xin)一(yi)代EDA工具需(xu)要(yao)對軟(ruan)件(jian)提(ti)前定制(zhi)和(he)優化(hua)需(xu)求進(jin)行支持。

架(jia) 構

過(guo)去，處理(li)器(qi)(qi)指(zhi)令(ling)(ling)集以從(cong)CISC發(fa)(fa)展來的(de)(de)(de)x86指(zhi)令(ling)(ling)集為(wei)(wei)典型(xing)代表，在發(fa)(fa)展過(guo)程中不斷增加(jia)(jia)新的(de)(de)(de)指(zhi)令(ling)(ling)，越(yue)來越(yue)龐大(da)。但RISC-V為(wei)(wei)代表的(de)(de)(de)新型(xing)ISA和(he)架(jia)構(gou)反其道而行之，從(cong)一個(ge)非常簡單的(de)(de)(de)指(zhi)令(ling)(ling)集出(chu)發(fa)(fa)，只為(wei)(wei)特定應(ying)用增加(jia)(jia)特定指(zhi)令(ling)(ling)和(he)加(jia)(jia)速(su)器(qi)(qi)。基于這種思路，誕生(sheng)了大(da)量的(de)(de)(de)DSA（領域(yu)(yu)特定）芯片，在AI監控、自動駕(jia)駛、IoT等領域(yu)(yu)取得(de)了比(bi)通用處理(li)器(qi)(qi)更(geng)好的(de)(de)(de)效果(guo)。另一個(ge)更(geng)激進的(de)(de)(de)架(jia)構(gou)演(yan)進方(fang)向(xiang)代表是(shi)存內計算，讓存儲和(he)計算能(neng)夠在同一個(ge)器(qi)(qi)件內完成，這打破了馮諾依曼架(jia)構(gou)的(de)(de)(de)固定模式，在很(hen)多(duo)機器(qi)(qi)學習應(ying)用上都(dou)能(neng)帶來與工藝(yi)發(fa)(fa)展無關的(de)(de)(de)效率提升。

同時，在(zai)多(duo)(duo)(duo)核(he)(he)、多(duo)(duo)(duo)計(ji)(ji)算單(dan)(dan)元、多(duo)(duo)(duo)芯粒（die）并行的(de)(de)復(fu)雜芯片中，SoC體(ti)系(xi)結構(gou)的(de)(de)優化也還存在(zai)很大的(de)(de)空間。舉(ju)例來說，我(wo)們可(ke)以(yi)在(zai)某(mou)些(xie)ARM架構(gou)服務器芯片，或者(zhe)在(zai)某(mou)國產(chan)(chan)x86 CPU芯片上，都觀察到單(dan)(dan)核(he)(he)頻率和(he)(he)特定計(ji)(ji)算性能高于(yu)同檔(dang)次Intel Xeon處理器的(de)(de)情況，這說明單(dan)(dan)純從處理器核(he)(he)的(de)(de)設計(ji)(ji)和(he)(he)生產(chan)(chan)工藝上，后(hou)來者(zhe)們都已經達到一(yi)定的(de)(de)水準。但是在(zai)運行多(duo)(duo)(duo)核(he)(he)、多(duo)(duo)(duo)socket的(de)(de)數據(ju)庫(ku)等(deng)復(fu)雜系(xi)統軟件時，性能還是有一(yi)定差(cha)距，這也反(fan)向證明了在(zai)一(yi)個(ge)復(fu)雜的(de)(de)多(duo)(duo)(duo)核(he)(he)、多(duo)(duo)(duo)芯片、多(duo)(duo)(duo)級存儲體(ti)系(xi)里，架構(gou)優化的(de)(de)重要性。

封 裝

隨著多芯(xin)(xin)(xin)粒（die）封裝從2D逐漸過渡到3D，高帶寬高密度互連的(de)(de)Chiplet封裝成了(le)最(zui)近很火的(de)(de)一個技(ji)術(shu)方向。它把不同工藝的(de)(de)模塊化芯(xin)(xin)(xin)片(pian)，像拼接樂高積(ji)木一樣(yang)用封裝技(ji)術(shu)整合(he)在一起(qi)，實(shi)現更高的(de)(de)性(xing)能(neng)。Chiplet可以更容易地賦(fu)能(neng)系統公(gong)(gong)司(si)自定義創新(xin)芯(xin)(xin)(xin)片(pian)，也可以幫助(zhu)中小型(xing)的(de)(de)芯(xin)(xin)(xin)片(pian)公(gong)(gong)司(si)和(he)(he)團隊(dui)降(jiang)低創新(xin)門檻，把資源投入在核心(xin)創新(xin)點上。比如國(guo)產GPU公(gong)(gong)司(si)壁仞科技(ji)最(zui)近發布的(de)(de)7nm GPU產品(pin)，通過CoWoS Chiplet技(ji)術(shu)集成了(le)計算芯(xin)(xin)(xin)粒和(he)(he)高帶寬HBM2內(nei)存芯(xin)(xin)(xin)粒，實(shi)現了(le)媲美競爭對手4nm高端GPU的(de)(de)同等算力，并且在不同產品(pin)線之間共享計算芯(xin)(xin)(xin)粒，有效降(jiang)低了(le)成本和(he)(he)提(ti)高了(le)良率。

但是(shi)Chiplet包含了(le)很(hen)多(duo)EDA相(xiang)關的(de)(de)新技(ji)(ji)術(shu)，比(bi)如說跟制造(zao)(zao)相(xiang)關的(de)(de)包括(kuo)封(feng)裝里面功(gong)(gong)耗分(fen)析、散熱分(fen)析等(deng)，Chiplet芯片的(de)(de)設計(ji)驗證(zheng)也對傳統EDA提出(chu)了(le)新的(de)(de)要(yao)(yao)求(qiu)(qiu)。特別是(shi)在(zai)驗證(zheng)技(ji)(ji)術(shu)和工具方面，實際上已經(jing)成(cheng)為Chiplet發(fa)展的(de)(de)瓶(ping)頸。因為Chiplet目(mu)前還(huan)以單一公司完成(cheng)全系統為主(zhu)，但未來(lai)多(duo)廠商合作的(de)(de)新型(xing)Chiplet模(mo)式會(hui)把傳統SoC流程打破(po)，這就要(yao)(yao)求(qiu)(qiu)在(zai)IP建模(mo)、互連架(jia)構(gou)分(fen)析、系統功(gong)(gong)能驗證(zheng)、功(gong)(gong)耗驗證(zheng)等(deng)方面提出(chu)新的(de)(de)模(mo)式，而(er)不僅(jin)僅(jin)是(shi)解決了(le)制造(zao)(zao)問題就能實現(xian)全新的(de)(de)Chiplet產業結構(gou)。

多(duo)模(mo)塊

從應用(yong)系(xi)統(tong)(tong)(tong)出發的(de)(de)(de)(de)(de)新(xin)趨勢，也決定了單(dan)顆芯(xin)片無法達成(cheng)系(xi)統(tong)(tong)(tong)設(she)計目(mu)(mu)的(de)(de)(de)(de)(de)，因此芯(xin)片的(de)(de)(de)(de)(de)定義、設(she)計和驗證也必須考(kao)慮多顆芯(xin)片之(zhi)間的(de)(de)(de)(de)(de)協同(tong)。比如Nvidia公(gong)司的(de)(de)(de)(de)(de)NVLink GPU片間通信接(jie)口協議(yi)，給GPU處理器(qi)增加了高性能(neng)(neng)數(shu)據交換(huan)接(jie)口，繞過(guo)了原來(lai)的(de)(de)(de)(de)(de)PCIe瓶頸(jing)，有(you)效提高了多GPU協同(tong)訓(xun)練(lian)大型AI模型的(de)(de)(de)(de)(de)效率。目(mu)(mu)前復雜處理器(qi)的(de)(de)(de)(de)(de)規模在幾(ji)(ji)(ji)億(yi)到上百億(yi)等(deng)效邏(luo)輯門，但未來(lai)一個電子(zi)應用(yong)系(xi)統(tong)(tong)(tong)的(de)(de)(de)(de)(de)總邏(luo)輯門數(shu)量會在幾(ji)(ji)(ji)千億(yi)、幾(ji)(ji)(ji)萬億(yi)，這(zhe)不可能(neng)(neng)用(yong)單(dan)顆芯(xin)片或單(dan)顆封裝去完成(cheng)，必須充分考(kao)慮幾(ji)(ji)(ji)十到幾(ji)(ji)(ji)百顆芯(xin)片的(de)(de)(de)(de)(de)擴展，并有(you)效處理子(zi)系(xi)統(tong)(tong)(tong)之(zhi)間的(de)(de)(de)(de)(de)連接(jie)和分工。

這(zhe)種通過(guo)異構、多(duo)芯粒(li)、多(duo)模塊系統集成(cheng)的(de)(de)方式，也體現了(le)從系統設(she)(she)計角度出發去定(ding)義和設(she)(she)計芯片的(de)(de)理念。半導體設(she)(she)計產業開始不僅是(shi)通過(guo)工藝(yi)的(de)(de)提(ti)升，而是(shi)更(geng)多(duo)考(kao)慮系統、架(jia)構、軟硬件協(xie)同(tong)等(deng)，從系統應(ying)用(yong)來導向(xiang)、從應(ying)用(yong)來導向(xiang)去驅動芯片設(she)(she)計，讓用(yong)戶得到(dao)更(geng)好的(de)(de)體驗。

再來(lai)說項(xiang)目周(zhou)期，自定義芯(xin)片(pian)(pian)驅(qu)動的(de)系統(tong)創新(xin)(xin)周(zhou)期是(shi)(shi)從應(ying)用(yong)需(xu)(xu)求創新(xin)(xin)開始(shi)，對系統(tong)和(he)芯(xin)片(pian)(pian)提出新(xin)(xin)的(de)需(xu)(xu)求，因此推導出需(xu)(xu)要一(yi)顆(ke)或多顆(ke)在(zai)功能、功耗、性能上權(quan)衡的(de)芯(xin)片(pian)(pian)，然后(hou)開始(shi)芯(xin)片(pian)(pian)的(de)設計和(he)生產(chan)，芯(xin)片(pian)(pian)被制(zhi)造出來(lai)之(zhi)后(hou)投入使(shi)用(yong)，與(yu)軟(ruan)件一(yi)起形成新(xin)(xin)的(de)系統(tong)。但是(shi)(shi)這個(ge)周(zhou)期當(dang)(dang)中(zhong)的(de)芯(xin)片(pian)(pian)設計驗證環節，對系統(tong)公(gong)司來(lai)說是(shi)(shi)一(yi)個(ge)全新(xin)(xin)的(de)領域(yu)，不管是(shi)(shi)外(wai)包還是(shi)(shi)自研，在(zai)當(dang)(dang)前的(de)EDA工具和(he)方法(fa)學(xue)流程中(zhong)，都存在(zai)1-2年的(de)創新(xin)(xin)間隔。

由于(yu)系統級軟硬件和傳(chuan)統芯片設計(ji)思路之(zhi)間(jian)的(de)隔閡，這樣的(de)創新(xin)性(xing)項(xiang)目(mu)周期，往往從一開始(shi)就會耗費(fei)比預計(ji)更(geng)長的(de)時(shi)間(jian)，從系統的(de)功能(neng)性(xing)能(neng)指標到具體的(de)芯片定義是(shi)一個非常復雜的(de)過(guo)程，需要跨(kua)領域的(de)架構工程師團(tuan)隊緊密合作，基于(yu)多種工具平臺(tai)分解需求和向(xiang)下(xia)映(ying)射。

鑒(jian)于(yu)系統(tong)級應用(yong)的復雜(za)性和(he)(he)技術(shu)挑戰，這些步(bu)驟往(wang)往(wang)需(xu)要比(bi)預期中更多(duo)的時間(jian)(jian)，這會(hui)迫使項(xiang)(xiang)目通(tong)過(guo)驗(yan)(yan)證(zheng)(zheng)和(he)(he)測(ce)(ce)試等下游步(bu)驟去彌補(bu)損失的時間(jian)(jian)，進一步(bu)壓縮(suo)本(ben)就很(hen)緊張(zhang)的時間(jian)(jian)表(biao)。但是(shi)復雜(za)SoC芯(xin)片和(he)(he)高級工(gong)藝的超高成(cheng)本(ben)，又(you)決定(ding)了(le)芯(xin)片的驗(yan)(yan)證(zheng)(zheng)要求(qiu)很(hen)高，需(xu)要保證(zheng)(zheng)功能(neng)和(he)(he)性能(neng)驗(yan)(yan)證(zheng)(zheng)的覆(fu)蓋率，于(yu)是(shi)我們(men)往(wang)往(wang)會(hui)看到(dao)芯(xin)片設計項(xiang)(xiang)目在仿(fang)真(zhen)、調試、原型驗(yan)(yan)證(zheng)(zheng)等環節碰(peng)到(dao)資(zi)源、人員(yuan)、驗(yan)(yan)證(zheng)(zheng)平臺(tai)實(shi)現等各種(zhong)瓶頸，引入更多(duo)的時間(jian)(jian)延誤。即使芯(xin)片成(cheng)功流片，進入生(sheng)產階(jie)段，系統(tong)級應用(yong)帶來的復雜(za)測(ce)(ce)試環境，對傳(chuan)統(tong)ATE測(ce)(ce)試方法又(you)帶來速度、資(zi)源上的各種(zhong)限制，影響項(xiang)(xiang)目真(zhen)正實(shi)現“進入市場”的時間(jian)(jian)點。

因此，這(zhe)(zhe)里的第三個趨勢(shi)，是前兩個發展(zhan)趨勢(shi)所必然帶來的挑戰(zhan)。如果不能直面這(zhe)(zhe)些挑戰(zhan)，那(nei)么系統創新驅動的多維芯片創新就會(hui)受到影(ying)響(xiang)。

后(hou)摩爾(er)時(shi)代(dai)，針對以上(shang)三(san)大(da)趨勢，芯華章(zhang)貫徹“終局思維”，以終為始(shi)，致力于打造更智能的EDA 2.0，其核心目標是：

建(jian)立起能夠覆(fu)蓋(gai)從芯片級別到(dao)最終(zhong)系統級別的驗證(zheng)和測(ce)試方法學，提(ti)升芯片及電子系統的性(xing)能表(biao)現。

讓系統(tong)工程(cheng)師和(he)軟件工程(cheng)師都參與到(dao)芯(xin)片設(she)計(ji)中(zhong)來，用智能化的工具和(he)服務化的平臺來縮短從芯(xin)片需求(qiu)到(dao)系統(tong)應(ying)用創新的周期，降低復雜芯(xin)片的設(she)計(ji)和(he)驗(yan)證(zheng)難(nan)度(du)，賦能電(dian)子系統(tong)創新。

未來，系統(tong)應(ying)(ying)(ying)用將是芯(xin)片(pian)設(she)(she)計的(de)(de)核心驅(qu)動(dong)力。芯(xin)華(hua)章所提(ti)出的(de)(de)EDA 2.0并不(bu)是一(yi)個(ge)0和(he)1的(de)(de)狀態變化，而(er)是要(yao)在當前(qian)的(de)(de)基(ji)礎上進(jin)一(yi)步增(zeng)強各環節的(de)(de)開放程度。在開放和(he)標準化的(de)(de)前(qian)提(ti)下，將過(guo)去的(de)(de)設(she)(she)計經驗和(he)數據吸收到全流程EDA工具及模型中，形成智(zhi)能化的(de)(de)EDA設(she)(she)計，形成從系統(tong)需求(qiu)到芯(xin)片(pian)設(she)(she)計、驗證的(de)(de)全自動(dong)流程。同時，為了滿(man)足(zu)算力和(he)平臺化的(de)(de)要(yao)求(qiu)，EDA 2.0應(ying)(ying)(ying)該(gai)與云(yun)(yun)平臺和(he)及云(yun)(yun)上多樣化的(de)(de)硬(ying)件結合，充分利用成熟(shu)的(de)(de)云(yun)(yun)端軟硬(ying)件生(sheng)態。要(yao)支持(chi)應(ying)(ying)(ying)用廠商快速得到需要(yao)的(de)(de)芯(xin)片(pian)，EDA 2.0還應(ying)(ying)(ying)該(gai)是產(chan)品(pin)和(he)服務(wu)的(de)(de)結合，最(zui)終實現電子(zi)設(she)(she)計服務(wu)——EDaaS（Electronic Design as a Service）。

2022年7月，芯華章成立(li)研(yan)究院，匯(hui)集了沈昌祥、毛軍(jun)發(fa)等中國兩院院士，更有數十(shi)位來自(zi)集成電路設(she)計、電子設(she)計自(zi)動化(hua)與信息(xi)算法系統領域的(de)(de)頂級專家學者，以研(yan)究下一(yi)代EDA 2.0方法學與技術為目標，面(mian)向工(gong)業應用(yong)的(de)(de)核(he)心基(ji)礎技術做長期、持續地(di)研(yan)發(fa)投入與技術攻(gong)關，推動從EDA 1.0往2.0發(fa)展，滿(man)足數字(zi)世(shi)界中系統應用(yong)對芯片多樣化(hua)的(de)(de)需求，打造自(zi)主可信賴的(de)(de)電子系統創(chuang)新基(ji)石。

『本文轉載(zai)自網絡,版權歸原作者所有(you),如有(you)侵權請(qing)聯系刪除』